광학 인터페이스 적층 메모리 및 관련 방법 및 시스템

• Main Authors: HARRIS NICHOLAS C, RAMEY CARL
• Format: Patent
• Language: Korean
• Published: 24.02.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; INFORMATION STORAGE; OPTICAL ELEMENTS, SYSTEMS, OR APPARATUS; OPTICS; PHYSICS; SEMICONDUCTOR DEVICES; STATIC STORES

메모리 디바이스가 설명된다. 메모리 디바이스는 복수의 적층 메모리 층들을 포함하고, 복수의 적층 메모리 층들 각각은 복수의 메모리 셀들을 포함한다. 메모리 디바이스는 복수의 적층 메모리 층들에 본딩되고 하나 이상의 인터커넥트들을 통해 적층 메모리 층들과 전기적으로 통신하는 광학 다이를 더 포함한다. 광학 다이는 광학 트랜시버, 및 적층 메모리 층들의 판독 및/또는 기입 동작들을 제어하도록 구성된 메모리 제어기를 포함한다. 광학 다이는 복수의 적층 메모리 층들의 하나의 단부에 배치될 수 있다. 하나 이상의 인터커넥트는 하나 이상의 TSV(through silicon via)를 포함할 수 있다. 복수의 메모리 셀들은 복수의 솔리드 스테이트 메모리 셀들을 포함할 수 있다. 본 명세서에 설명된 메모리 디바이스들은 로직 유닛들을 메모리 디바이스들과 접속하기 위한 전체-대-전체, 포인트-대-멀티포인트 및 링 아키텍처들을 가능하게 할 수 있다. A memory device is described. The memory device comprises a plurality of stacked memory layers, wherein each of the plurality of stacked memory layers comprises a plurality of memory cells. The memory device further comprises an optical die bonded to the plurality of stacked memory layers and in electrical communication with the stacked memory layers through one or more interconnects. The optical die comprises an optical transceiver, and a memory controller configured to control read and/or write operations of the stacked memory layers. The optical die may be positioned at one end of the plurality of stacked memory layers. The one or more interconnects may comprise one or more through silicon vias (TSV). The plurality of memory cells may comprise a plurality of solid state memory cells. The memory devices described herein can enable all-to-all, point-to-multipoint and ring architectures for connecting logic units with memory devices.