3 THREE-PHASE NPC MULTILEVEL INVERTER

Disclosed is an NPC multilevel three-phase inverter. The NPC multilevel three-phase inverter of the present invention includes: a power stack including a plurality of legs connected to DC link capacitors and individually including a plurality of switches and a plurality of clamping diodes connected...

Full description

Saved in:
Bibliographic Details
Main Authors RYU JOON HYUNG, SONG MIN SUP
Format Patent
LanguageEnglish
Korean
Published 15.02.2021
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:Disclosed is an NPC multilevel three-phase inverter. The NPC multilevel three-phase inverter of the present invention includes: a power stack including a plurality of legs connected to DC link capacitors and individually including a plurality of switches and a plurality of clamping diodes connected with the switches, and generating two phases having a phase difference through PWM switching to a switch of each of the legs; a control part controlling a capacitor voltage deviation between the DC link capacitors and the size of a command voltage by selecting a plurality of reference voltage vectors in accordance with a position of the command voltage by connecting a compensation vector with every step voltage as a voltage deviation compensation parameter is set such that the voltage deviation between the DC link capacitors can be reduced; and a conversion part connected to an output terminal of the power stack to generate three phases which are phase-delayed, by receiving the two phases outputted from the power stack. Therefore, the present invention is capable of minimizing switching redundancy and switching loss. NPC 멀티레벨 3상 인버터가 개시된다. 본 발명의 NPC 멀티레벨 3상 인버터는 디씨링크 캐패시터에 연결되어 각각이 복수 개의 스위치와 상기 스위치에 연결되는 복수 개의 클램핑 다이오드를 구비하는 복수 개의 레그를 구비하며, 레그 각각의 스위치에 대한 PWM 스위칭을 통해 위상차를 갖는 2개의 상을 생성하는 파워스택; 상기 디씨링크 캐패시터간 전압 편차가 감소하도록 전압 편차 보상 파라미터가 설정되어 각 계단 전압마다 상기 보상 파라미터를 연계하여 지령 전압의 위치에 따라 복수 개의 기준전압 벡터를 선정하여 지령 전압의 크기 및 상기 디씨링크 캐패시터의 캐패시터 전압 편차를 조절하는 제어부; 및 상기 파워스택의 출력단에 연결되어 상기 파워스택으로부터 출력된 2개의 상을 입력받아 위상 지연된 3개의 상을 생성하는 변환부를 포함하는 포함하는 것을 특징으로 한다.
Bibliography:Application Number: KR20190094505