SEMICONDUCTOR PACKAGE

• Main Authors: PARK, JUM YONG, CHUN, JIN HO, JIN, JEONG GI, FUJISAKI ATSUSHI, AN, JIN HO, JEONG, TEA HWA, CHOI, JU IL
• Format: Patent
• Language: English; Korean
• Published: 10.02.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명의 기술적 사상은 칩 패드를 포함하는 반도체 칩; 상기 반도체 칩 상의 하부 재배선 구조물로서, 하부 재배선 절연층 및 상기 반도체 칩의 상기 칩 패드에 전기적으로 연결된 하부 재배선 패턴을 포함하는 상기 하부 재배선 구조물; 상기 반도체 칩의 적어도 일부를 덮는 몰딩층; 및 상기 몰딩층 내에 배치된 도전성 포스트로서, 하면은 상기 하부 재배선 구조물의 상기 하부 재배선 패턴에 접촉하고, 상면은 오목한 형상을 가지는 상기 도전성 포스트를 포함하는 반도체 패키지를 제공한다. A semiconductor package includes a semiconductor chip including a chip pad; a lower redistribution structure on the semiconductor chip, the lower redistribution structure including a lower redistribution insulating layer and a lower redistribution pattern electrically connected to the chip pad of the semiconductor chip; a molding layer on at least a portion of the semiconductor chip; and a conductive post in the molding layer, the conductive post having a bottom surface and a top surface, the bottom surface of the conductive post being in contact with the lower redistribution pattern of the lower redistribution structure and the top surface of the conductive post having a concave shape.