멀티 스레드, 자체 스케줄링 프로세서를 갖는 시스템에 캐싱되지 않은 로드 및 저장

• Main Author: BREWER TONY M
• Format: Patent
• Language: Korean
• Published: 19.01.2021
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

추가 기능을 또한 제공하는 자체 스케줄링 프로세서에 대한 대표적인 장치, 방법 및 시스템 실시예가 개시된다. 대표적인 실시예는 수신된 명령을 실행하도록 적응된 프로세서 코어; 및 수신된 작업 디스크립터 데이터 패킷에 응답하여 프로세서 코어에 의한 실행을 위해 명령을 자동으로 스케줄링하도록 적응된 코어 제어 회로를 포함하는 자체 스케줄링 프로세서를 포함한다. 다른 실시예에서, 코어 제어 회로는 또한 프로세서 코어에 의한 실행을 위한 파이버 생성 명령을 스케줄링하고, 리턴 인수를 저장하기 위해 스레드 제어 메모리에 미리 결정된 양의 메모리 공간을 리저브하고, 대응하는 복수의 실행 스레드의 실행을 위해 하나 이상의 작업 디스크립터 데이터 패킷을 다른 프로세서 또는 하이브리드 스레딩 패브릭 회로에 생성하도록 적응된다. 이벤트 프로세싱, 데이터 경로 관리, 시스템 호출, 메모리 요청 및 다른 새로운 명령도 개시된다. Representative apparatus, method, and system embodiments are disclosed for a self-scheduling processor which also provides additional functionality. Representative embodiments include a self-scheduling processor, comprising: a processor core adapted to execute instructions; and a core control circuit adapted to automatically schedule an instruction for execution by the processor core in response to a received work descriptor data packet. In a representative embodiment, the processor core is further adapted to execute a non-cached load instruction to designate a general purpose register rather than a data cache for storage of data received from a memory circuit. The core control circuit is also adapted to schedule a fiber create instruction for execution by the processor core, and to generate one or more work descriptor data packets to another circuit for execution of corresponding execution threads. Event processing, data path management, system calls, memory requests, and other new instructions are also disclosed.