메모리 처리 장치

벡터-행렬 곱셈을 계산하기 위한 인메모리 컴퓨팅 시스템은 열과 행으로 배열된 저항성 메모리 장치 어레이를 포함하므로, 어레이의 각 행 내의 저항성 메모리 장치는 각 워드 라인에 의해 상호 연결되고, 어레이의 각 열 내의 저항성 메모리 장치는 각 비트 라인에 의해 상호 연결된다. 인메모리 컴퓨팅 시스템은 또한 저항성 메모리 장치 어레이의 각 비트 라인에 전기적으로 연결된 인터페이스 회로를 포함하고 주어진 워드 라인 세트에 인가된 입력 벡터와 어레이에 저장된 데이터 값 사이의 벡터-행렬 곱셈을 계산한다. 각 비트 라인에 대해, 인터페이...

Full description

Saved in:
Bibliographic Details
Main Authors LU WEI, ZIDAN MOHAMMED A
Format Patent
LanguageKorean
Published 04.01.2021
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:벡터-행렬 곱셈을 계산하기 위한 인메모리 컴퓨팅 시스템은 열과 행으로 배열된 저항성 메모리 장치 어레이를 포함하므로, 어레이의 각 행 내의 저항성 메모리 장치는 각 워드 라인에 의해 상호 연결되고, 어레이의 각 열 내의 저항성 메모리 장치는 각 비트 라인에 의해 상호 연결된다. 인메모리 컴퓨팅 시스템은 또한 저항성 메모리 장치 어레이의 각 비트 라인에 전기적으로 연결된 인터페이스 회로를 포함하고 주어진 워드 라인 세트에 인가된 입력 벡터와 어레이에 저장된 데이터 값 사이의 벡터-행렬 곱셈을 계산한다. 각 비트 라인에 대해, 인터페이스 회로는 주어진 워드 라인에 인가되고 있는 입력에 응답하여 출력을 수신하고, 출력을 임계값과 비교하며, 출력이 임계값을 초과할 때 각 비트 라인에 유지된 수치를 증분시킨다. 주어진 비트 라인에 대한 수치는 내적을 나타낸다. An in-memory computing system for computing vector-matrix multiplications includes an array of resistive memory devices arranged in columns and rows, such that resistive memory devices in each row of the array are interconnected by a respective word line and resistive memory devices in each column of the array are interconnected by a respective bitline. The in-memory computing system also includes an interface circuit electrically coupled to each bitline of the array of resistive memory devices and computes the vector-matrix multiplication between an input vector applied to a given set of word lines and data values stored in the array. For each bitline, the interface circuit receives an output in response to the input being applied to the given wordline, compares the output to a threshold, and increments a count maintained for each bitline when the output exceeds the threshold. The count for a given bitline represents a dot-product.
Bibliography:Application Number: KR20207033464