스케일러블 뉴럴 네트워크 프로세싱 엔진

• Main Authors: FISHEL LIRAN, PARK SUNG HEE, SHIN JAEWON, LEE SEUNGJIN, MILLS CHRISTOPHER, NORDEN ERIK, MUJICA FERNANDO
• Format: Patent
• Language: Korean
• Published: 23.12.2020
• Subjects: CALCULATING; COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

실시예들은 하나 이상의 뉴럴 네트워크들을 인스턴스화하기 위한 스케일러블 아키텍처를 갖는 뉴럴 프로세서 회로에 관한 것이다. 뉴럴 프로세서 회로는 뉴럴 프로세서 회로 외부의 메모리에 커플링된 데이터 버퍼, 및 복수의 뉴럴 엔진 회로들을 포함한다. 뉴럴 네트워크들을 인스턴스화하는 태스크들을 실행하기 위해, 각각의 뉴럴 엔진 회로는 입력 데이터 및 커널 계수들을 사용하여 출력 데이터를 생성한다. 뉴럴 프로세서 회로는 태스크들의 구성 데이터에 따라 선택적으로 활성화 또는 비활성화되는 다수의 뉴럴 엔진 회로들을 포함할 수 있다. 게다가, 전자 디바이스는 태스크들을 실행하기 위해 선택적으로 활성화 또는 비활성화되는 다수의 뉴럴 프로세서 회로들을 포함할 수 있다. Embodiments relate to a neural processor circuit with scalable architecture for instantiating one or more neural networks. The neural processor circuit includes a data buffer coupled to a memory external to the neural processor circuit, and a plurality of neural engine circuits. To execute tasks that instantiate the neural networks, each neural engine circuit generates output data using input data and kernel coefficients. A neural processor circuit may include multiple neural engine circuits that are selectively activated or deactivated according to configuration data of the tasks. Furthermore, an electronic device may include multiple neural processor circuits that are selectively activated or deactivated to execute the tasks.