SYSTEMS METHODS AND APPARATUSES FOR HETEROGENEOUS COMPUTING

• Main Authors: MARR DEBORAH T, VAN DOREN STEPHEN R, SHEFFIELD DAVID B, SANKARAN RAJESH M, MCDONNELL NIALL D, VENKATESH GANESH, O'HANLON MICHAEL A, CORBAL JESUS, YAMADA KOICHI, NURVITADHI ERIKO, VALENTINE ROBERT, MANLEY DWIGHT P, BRADFORD DENNIS R, GLOSSOP KENT D, CARTER NICHOLAS P, NEIGER GILBERT, COOK JEFFREY J, MOSUR LOKPRAVEEN B, MISHRA ASIT K, RANGANATHAN NARAYAN, CHARNEY MARK J, GROCHOWSKI EDWARD T, GRECO RICHARD J, NUZMAN JOSEPH, PEARCE JONATHAN D, FLETCHER THOMAS D, CAPRIOLI PAUL, DRYSDALE TRACY GARRETT
• Format: Patent
• Language: English; Korean
• Published: 15.12.2020
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

이종 컴퓨팅을 위한 시스템들, 방법들, 및 장치들의 실시예들이 설명된다. 일부 실시예들에서, 하드웨어 이종 스케줄러는 복수의 이종 처리 요소들 중 하나 이상의 이종 처리 요소 상에서의 실행을 위해 명령어들을 디스패치하고, 명령어들은 복수의 이종 처리 요소들 중 하나 이상의 이종 처리 요소에 의해 처리될 코드 조각에 대응하고, 명령어들은 복수의 이종 처리 요소들 중 하나 이상의 이종 처리 요소 중의 적어도 하나의 이종 처리 요소에 대한 고유 명령어들이다. The present disclosure provides a processor including a processor core. The processor core includes: a decoder to decode at least one instruction native to the processor core; one or more execution units to execute at least one decoded instruction, the at least one decoded instruction corresponding to an acceleration begin instruction, the acceleration begin instruction to indicate a start of a region of code to be offloaded to an accelerator.