멀티 스레드, 자체 스케줄링 재구성 가능한 컴퓨팅 패브릭에 대한 다수의 유형의 스레드 식별자

구성 가능한 컴퓨팅을 위한 대표적인 장치, 방법 및 시스템 실시 예들이 개시된다. 대표적인 시스템은 상호 접속 네트워크; 프로세서; 및 복수의 구성 가능한 회로 클러스터를 포함한다. 각 구성 가능한 회로 클러스터는 어레이로 배열되는 복수의 구성 가능한 회로; 어레이의 각 구성 가능한 회로에 연결되는 동기 네트워크; 및 어레이의 각 구성 가능한 회로에 연결되는 비동기 패킷 네트워크를 포함한다. 대표적인 구성 가능한 회로는 구성 가능한 계산 회로 및 상기 구성 가능한 계산 회로의 데이터 경로를 구성하기 위한 복수의 데이터 경로 구성 명...

Full description

Saved in:
Bibliographic Details
Main Author BREWER TONY M
Format Patent
LanguageKorean
Published 14.12.2020
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:구성 가능한 컴퓨팅을 위한 대표적인 장치, 방법 및 시스템 실시 예들이 개시된다. 대표적인 시스템은 상호 접속 네트워크; 프로세서; 및 복수의 구성 가능한 회로 클러스터를 포함한다. 각 구성 가능한 회로 클러스터는 어레이로 배열되는 복수의 구성 가능한 회로; 어레이의 각 구성 가능한 회로에 연결되는 동기 네트워크; 및 어레이의 각 구성 가능한 회로에 연결되는 비동기 패킷 네트워크를 포함한다. 대표적인 구성 가능한 회로는 구성 가능한 계산 회로 및 상기 구성 가능한 계산 회로의 데이터 경로를 구성하기 위한 복수의 데이터 경로 구성 명령을 저장하는 제1 명령 메모리; 및 마스터 동기 입력, 현재 데이터 경로 구성 명령, 및 다음 구성 가능한 계산 회로에 대한 다음 데이터 경로 구성 명령의 선택을 위한 복수의 스포크 명령 및 데이터 경로 구성 명령 인덱스를 저장하는 제2 명령 및 명령 인덱스 메모리를 갖는 구성 메모리를 포함한다. Representative apparatus, method, and system embodiments are disclosed for configurable computing. A representative system includes an interconnection network; a processor; and a plurality of configurable circuit clusters. Each configurable circuit cluster includes a plurality of configurable circuits arranged in an array; a synchronous network coupled to each configurable circuit of the array; and an asynchronous packet network coupled to each configurable circuit of the array. A representative configurable circuit includes a configurable computation circuit and a configuration memory having a first, instruction memory storing a plurality of data path configuration instructions to configure a data path of the configurable computation circuit; and a second, instruction and instruction index memory storing a plurality of spoke instructions and data path configuration instruction indices for selection of a master synchronous input, a current data path configuration instruction, and a next data path configuration instruction for a next configurable computation circuit.
Bibliography:Application Number: KR20207031296