INTEGRATED CIRCUIT PACKAGE AND METHOD

• Main Authors: LIU CHUNG SHI, TSAI CHI MING, TSENG MING HUNG, LIN YEN LIANG, LIN CHIH WEI, TSAI HAO YI, HO MING CHE, HUANG TZU SUNG
• Format: Patent
• Language: English; Korean
• Published: 10.12.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

In an embodiment, a device includes: an integrated circuit die; an encapsulant at least partially surrounding the integrated circuit die, the encapsulant including fillers having an average diameter; a through via extending through the encapsulant, the through via having a lower portion of a constant width and an upper portion of a continuously decreasing width, a thickness of the upper portion being greater than the average diameter of the fillers; and a redistribution structure including: a dielectric layer on the through via, the encapsulant, and the integrated circuit die; and a metallization pattern having a via portion extending through the dielectric layer and a line portion extending along the dielectric layer, the metallization pattern being electrically coupled to the through via and the integrated circuit die. 일 실시형태에 있어서, 디바이스는, 집적 회로 다이와, 상기 집적 회로 다이를 적어도 부분적으로 둘러싸는 밀봉재(encapsulant)로서, 평균 직경을 갖는 충전제(filler)를 포함하는 상기 밀봉재와, 상기 밀봉재를 통해 연장되는 쓰루 비아로서, 일정한 폭의 하측부와, 연속으로 감소하는 폭의 상측부를 가지며, 상기 상측부의 두께는 상기 충전제의 평균 직경보다 더 큰, 상기 쓰루 비아와, 재분배 구조를 포함하고, 상기 재분배 구조는, 상기 쓰루 비아, 상기 밀봉재, 및 상기 집적 회로 다이 상의 유전체층과, 상기 유전체층을 통해 연장되는 비아부와 상기 유전체층을 따라 연장되는 라인부를 포함하는 금속화 패턴을 포함하고, 상기 금속화 패턴은 상기 쓰루 비아 및 상기 집적 회로 다이에 전기적으로 결합된다.