STEP HEIGHT MITIGATION IN RESISTIVE RANDOM ACCESS MEMORY STRUCTURES

• Main Authors: LIU CHIA WEI, WANG WEI MING, LIAO YU WEN, YANG JEN SHENG, WANG HUEI TSZ, CHU WEN TING
• Format: Patent
• Language: English; Korean
• Published: 03.12.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention relates to a method of forming a resistive random access memory (RRAM) structure having a low profile between or within metallization layers. According to an embodiment of the present invention, a method of forming an RRAM structure comprises the steps of: forming, on a substrate, a first metallization layer having a conductive structure and a first dielectric layer adjacent to a sidewall surface of the conductive structure; etching a portion of the first dielectric layer to expose a portion of the sidewall surface of the conductive structure; depositing a memory stack on the first metallization layer, an upper surface of the conductive structure, and the exposed portion of the sidewall surface; patterning the memory stack to form a memory structure covering the upper surface of the conductive structure and an exposed portion of the sidewall surface; depositing a second dielectric layer to encapsulate the memory stack; and forming a second metallization layer on the second dielectric layer. 본 발명은 금속화 층들 사이에서 또는 그 내부에 낮은 프로파일을 가지는 저항성 랜덤 액세스 메모리(RRAM) 구조물의 형성 방법에 관한 것이다. 예를 들어, 본 방법은 기판 상에, 전도성 구조물 및 상기 전도성 구조물의 측벽 표면에 인접하는 제1 유전체 층을 가지는 제1 금속화 층을 형성하는 단계; 상기 전도성 구조물의 측벽 표면의 일부를 노출시키기 위해 상기 제1 유전체 층의 일부를 에칭하는 단계; 상기 제1 금속화 층, 상기 전도성 구조물의 상부 표면 및 측벽 표면의 노출된 부분 상에 메모리 스택을 성막하는 단계; 상기 전도성 구조물의 상부 표면 및 상기 측벽 표면의 노출된 부분을 덮는 메모리 구조물을 형성하기 위해 상기 메모리 스택을 패터닝하는 단계; 상기 메모리 스택을 캡슐화하기 위해 제2 유전체 층을 성막하는 단계; 및 상기 제2 유전체 층 상에 제2 금속화 층을 형성하는 단계를 포함한다.