VERTICAL MEMORY DEVICES AND METHODS OF MANUFACTURING THE SAME

• Main Authors: JUNG YUN KYU, HONG SEUNG WAN, NA HYUN SEOK, SHIN KYUNG JUN, LEE HEE JUENG
• Format: Patent
• Language: English; Korean
• Published: 25.11.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Provided are a vertical memory device having excellent electrical characteristics, and a method of manufacturing the same. The vertical memory device includes: gate electrodes spaced apart from each other in a vertical direction perpendicular to a top surface of a substrate; insulating patterns in which each of the insulating patterns is formed between the gate electrodes; a channel extending in the vertical direction on the substrate, and configured to pass through at least first gate electrodes, which are some of the gate electrodes, and insulating patterns formed between at least the first gate electrodes among the insulating patterns; a charge storage structure extending in the vertical direction to cover an outer sidewall of the channel, and including a tunnel insulating pattern, a charge trapping pattern, and a blocking pattern, which are sequentially stacked from the outer sidewall of the channel in a horizontal direction parallel to the top surface of the substrate; and a buried pattern structure surrounded by the tunnel insulating pattern and the charge trapping pattern between the channel and each of the insulating patterns, and including an inner sidewall making contact with the tunnel insulating pattern and an outer sidewall making contact with the charge trapping pattern, wherein a maximum thickness of a portion of the charge trapping pattern having a vertical slope with respect to the top surface of the substrate between the channel and each of the gate electrodes is not greater than a maximum thickness of a portion of the charge trapping pattern having a vertical slope with respect to the top surface of the substrate between the channel and each of the insulating patterns. 수직형 메모리 장치는, 기판 상면에 수직한 수직 방향을 따라 서로 이격된 게이트 전극들, 상기 게이트 전극들 사이에 각각 형성된 절연 패턴들, 상기 기판 상에 상기 수직 방향으로 연장되어, 상기 게이트 전극들 중 일부인 적어도 제1 게이트 전극들, 및 상기 절연 패턴들 중 적어도 상기 제1 게이트 전극들 사이에 형성된 절연 패턴들을 관통하는 채널, 상기 채널의 외측벽을 커버하도록 상기 수직 방향으로 연장되며, 상기 기판 상면에 평행한 수평 방향을 따라 상기 채널 외측벽으로부터 순차적으로 적층된 터널 절연 패턴, 전하 트래핑 패턴 및 블로킹 패턴을 갖는 전하 저장 구조물, 및 상기 채널과 상기 각 절연 패턴들 사이에서 상기 터널 절연 패턴과 상기 전하 트래핑 패턴에 의해 둘러싸여, 내측벽이 상기 터널 절연 패턴과 접촉하고 외측벽이 상기 전하 트래핑 패턴과 접촉하는 매립 패턴 구조물을 포함할 수 있고. 상기 채널과 상기 각 게이트 전극들 사이에서 상기 기판 상면에 대해 수직한 기울기를 가지는 전하 트래핑 패턴 부분의 최대 두께는 상기 채널과 상기 각 절연 패턴들 사이에서 상기 기판 상면에 대해 수직한 기울기를 가지는 전하 트래핑 패턴 부분의 최대 두께보다 크지 않을 수 있다.