THIN FILM TRANSISTOR SUBSTRATE DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME

An objective of the present invention is to provide a thin film transistor substrate including a thin film transistor with improved space arrangement efficiency. The thin film transistor substrate comprises: a substrate; a first electrode arranged on the substrate; a bank which is arranged on the su...

Full description

Saved in:
Bibliographic Details
Main Authors KANG MEE JAE, NGUYEN THANH TIEN, LEE YONG SU, CHOI SANG GUN
Format Patent
LanguageEnglish
Korean
Published 08.10.2020
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:An objective of the present invention is to provide a thin film transistor substrate including a thin film transistor with improved space arrangement efficiency. The thin film transistor substrate comprises: a substrate; a first electrode arranged on the substrate; a bank which is arranged on the substrate, and has an inclined surface having a first angle with respect to the substrate; a second electrode arranged on the bank; an active pattern which is electrically connected to the first electrode and the second electrode, is arranged on the inclined surface, and includes a first and a second conductive region doped with impurities and a channel region arranged between the first and second conductive regions; and a gate electrode overlapping the channel region of the active pattern. The inclined surface is arranged to be inclined in a first direction. The first conduction region, the channel region, and the second conductive region are sequentially arranged on the inclined surface in a second direction perpendicular to the first direction. 박막 트랜지스터 기판은 기판, 상기 기판 상에 배치되는 제1 전극, 상기 기판 상에 배치되고, 상기 기판에 대해 제1 각도를 갖는 경사면을 갖는 뱅크, 상기 뱅크 상에 배치되는 제2 전극, 상기 제1 전극과 제2 전극에 전기적으로 연결되고, 상기 경사면 상에 배치되고, 불순물이 도핑된 제1 및 제2 도전 영역과 상기 제1 및 제2 도전영역 사이에 배치되는 채널 영역을 포함하는 액티브 패턴, 및 상기 액티브 패턴의 상기 채널 영역과 중첩하는 게이트 전극을 포함한다. 상기 경사면은 제 1 방향으로 경사지도록 배치되고, 상기 제1 도전 영역, 상기 채널 영역 및 상기 제2 도전 영역은 상기 경사면 상에서 상기 제1 방향과 수직한 제2 방향으로 차례로 배치된다.
Bibliography:Application Number: KR20190033800