시스템 온 칩을 위한 인라인 ECC 기능

예시적인 집적 회로(IC, integrated circuit)는 네트워크 온 칩(NoC, network-on-chip)(106), NoC에 커플링된 마스터 디바이스(302), IC에 커플링된 메모리를 제어하도록 구성되는, NoC에 커플링된 메모리 제어기(304), 및 NoC에 커플링된 인라인 에러 정정 코드(ECC, error-correcting code) 회로(112)를 포함한다. ECC 회로는 메모리를 타겟팅하는 마스터 디바이스로부터 판독 트랜잭션 및 기록 트랜잭션을 수신하고, 판독 트랜잭션 및 기록 트랜잭션에 기초하여 ECC...

Full description

Saved in:
Bibliographic Details
Main Authors ARBEL YGAL, SWARBRICK IAN A, AHMAD SAGHEER
Format Patent
LanguageKorean
Published 18.08.2020
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online AccessGet full text

Cover

More Information
Summary:예시적인 집적 회로(IC, integrated circuit)는 네트워크 온 칩(NoC, network-on-chip)(106), NoC에 커플링된 마스터 디바이스(302), IC에 커플링된 메모리를 제어하도록 구성되는, NoC에 커플링된 메모리 제어기(304), 및 NoC에 커플링된 인라인 에러 정정 코드(ECC, error-correcting code) 회로(112)를 포함한다. ECC 회로는 메모리를 타겟팅하는 마스터 디바이스로부터 판독 트랜잭션 및 기록 트랜잭션을 수신하고, 판독 트랜잭션 및 기록 트랜잭션에 기초하여 ECC 데이터를 계산하며, 발신(outgoing) 트랜잭션들을 메모리 제어기에 제공하도록 구성된다. An example integrated circuit (IC) includes a network-on-chip (NoC), a master device coupled to the NoC, a memory controller coupled to the NoC configured to control a memory coupled to the IC, and an inline error-correcting code (ECC) circuit coupled to the NoC. The ECC circuit is configured to receive read and write transactions from the master device that target the memory, compute ECC data based on the read and write transactions, and provide outgoing transactions to the memory controller.
Bibliography:Application Number: KR20207020737