INTERFACE CHIP USED TO SELECT MEMORY CHIP AND STORAGE DEVICE INCLUDING INTERFACE CHIP AND MEMORY CHIP

• Main Authors: LEE JANGWOO, CHO HWASUK, YANG MANJAE, IHM JEONGDON
• Format: Patent
• Language: English; Korean
• Published: 03.06.2020
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

According to an embodiment of the present invention, an interface chip includes a command decoder configured to decode a command included in data input/output signals based on a clock signal, a masking circuitry configured to generate a masking clock signal including an edge corresponding to a first edge among first to n^th edges of the clock signal (n is an integer of 2 or more), a clock latency circuity configured to transmit, to an external chip, a latency clock signal including edges corresponding to the second to n^th edges of the clock signal, a chip select circuitry configured to generate a chip select signal based on an address included in the data input/output signals and the masking clock signal, and a chip enable control circuitry configured to receive a chip enable signal indicating a channel for the data input/output signals and transmit the chip enable signal to the external chip based on the chip select signal. 본 발명의 실시 예에 따른 인터페이스 칩은 클럭 신호에 기초하여 데이터 입출력 신호들에 포함된 명령을 디코딩하는 명령 디코더, 클럭 신호에 기초하여, 명령 이후에 순서대로 위치하는 클럭 신호의 제 1 내지 제 n 엣지들 중 제 1 엣지에 대응하는 엣지를 포함하는 클럭 마스킹 신호를 생성하는 마스킹 회로, n은 2 이상의 정수이고, 클럭 신호에 기초하여, 클럭 신호의 제 1 내지 제 n 엣지들 중 제 2 내지 제 n 엣지들에 대응하는 엣지들을 포함하는 클럭 레이턴시 신호를 외부의 칩으로 전송하는 클럭 레이턴시 회로, 클럭 마스킹 신호의 엣지에 기초하여 데이터 입출력 신호들에 포함된 어드레스를 확인하고 그리고 칩 선택 신호를 생성하는 칩 선택 회로, 및 데이터 입출력 신호들에 대한 채널을 나타내는 칩 인에이블 신호를 수신하고 그리고 칩 선택 신호에 기초하여 칩 인에이블 신호를 외부의 칩으로 전송하는 칩 인에이블 제어 회로를 포함할 수 있다.