SEMICONDUCTOR APPARATUS INCLUDING A PLURALITY OF CLOCK PATHS AND SYSTEM INCLDUING THE SEMICONDUCTOR APPARATUS

A semiconductor device includes a first clock path for delaying the first phase clock signal to generate a first output clock signal and a second clock path to delay the second phase clock signal to generate a second output clock signal. An oscillating path generation circuit may form an oscillating...

Full description

Saved in:
Bibliographic Details
Main Author SEO YOUNG SUK
Format Patent
LanguageEnglish
Korean
Published 18.05.2020
Subjects
INFORMATION STORAGE
PHYSICS
STATIC STORES
Online AccessGet full text

Cover

More Information
Summary:A semiconductor device includes a first clock path for delaying the first phase clock signal to generate a first output clock signal and a second clock path to delay the second phase clock signal to generate a second output clock signal. An oscillating path generation circuit may form an oscillating path with the first and second clock paths, respectively. A delay information generation circuit may generate a delay information signal from an oscillating signal generated by forming the first and second clock paths and the oscillating path and may generate a delay compensation signal based on the delay information signal. A delay amount of the second clock path may be set based on the delay compensation signal. 반도체 장치는 제 1 위상 클럭 신호를 지연시켜 제 1 출력 클럭 신호를 생성하는 제 1 클럭 경로와, 제 2 위상 클럭 신호를 지연시켜 제 2 출력 클럭 신호를 생성하는 제 2 클럭 경로를 포함할 수 있다. 오실레이팅 경로 생성 회로는 상기 제 1 및 제 2 클럭 경로와 각각 오실레이팅 경로를 형성할 수 있다. 지연 정보 생성 회로는 상기 제 1 및 제 2 클럭 경로와 오실레이팅 경로를 형성하여 생성된 오실레이팅 신호로부터 지연 정보 신호를 생성하고, 지연 정보 신호에 기초하여 지연 보상 신호를 생성할 수 있다. 상기 제 2 클럭 경로의 지연량은 상기 지연 보상 신호에 기초하여 설정될 수 있다.
Bibliography:Application Number: KR20180136577