SRAM SRAM STRUCTURE AND CONNECTION

• Main Author: LIAW JHON JHY
• Format: Patent
• Language: English; Korean
• Published: 08.05.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A semiconductor structure includes SRAM cells, bit-line edge cells, and word-line edge cells, wherein the SRAM cells are arranged in an array, bordered by the bit-line edge cells and the word-line edge cells, each of the SRAM cells including two inverters cross-coupled together and a pass gate coupled to the two inverters, and the pass gate includes an FET; a first bit-line of a first metal material, disposed in a first metal layer, and electrically connected to a drain feature of the FET; a first word-line of a second metal material, and electrically connected to a gate electrode of the FET, and disposed in a second metal layer; and a second bit-line of a third metal material, electrically connected to the first bit-line, and disposed in a third metal layer. The first metal material and the third metal material are different from each other in composition. 반도체 구조물은 SRAM 셀, 비트 라인 가장자리 셀, 및 워드 라인 가장자리 셀 - SRAM 셀은 어레이로 배열되고, 비트 라인 가장자리 셀들에 의해 경계지어지고, 워드 라인 가장자리 셀들에 의해 경계지어지며, SRAM 셀 각각은 함께 교차 결합된 2개의 인버터들과 상기 2개의 인버터들에 결합된 패스 게이트를 포함하고, 패스 게이트는 FET를 포함함 -; 제1 금속층 내에 배치되고, 상기 FET의 드레인 피처에 전기적으로 연결된 제1 금속 물질의 제1 비트 라인; FET의 게이트 전극에 전기적으로 연결되며, 제2 금속층 내에 배치된 제2 금속 물질의 제1 워드 라인; 및 제1 비트 라인에 전기적으로 연결되며, 제3 금속층 내에 배치된 제3 금속 물질의 제2 비트 라인을 포함한다. 제1 금속 물질과 제3 금속 물질은 조성이 서로 상이하다.