반도체 장치

• Main Authors: TATEIWA KENJI, HIRANO HIROSHIGE, YAMADA TAKAYUKI, KURIYAMA HIROAKI
• Format: Patent
• Language: Korean
• Published: 03.04.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

활성 영역(1)은, 제 1 및 제 2 트랜지스터를 형성하는 바디 영역(10), 바디 영역의 전위를 접속하는 접속부(18, 28) 및 바디 영역과 접속부를 접속하는 인출부(17, 27)를 갖는다. 바디 영역에 형성된 제 1 및 제 2 트랜지스터의 소스 영역 또는 드레인 영역은 공통 영역에 형성된다. 인출부는, 채널 영역으로부터 각각 분리되어 연장 돌출되며 또한 그 위에 게이트 전극(14)이 연장 돌출된다. 인출부의 폭은, 제 1 및 제 2 트랜지스터의 소스 영역 및 드레인 영역의 콘택부 간의 거리보다 좁다. 접속부의 폭은, 인출부 상에 연장 돌출된 게이트 전극의 게이트 폭 이하이다. An active region (1) includes a body region (10) in which first and second transistors are formed, a connection portion (18, 28) to which a potential of the body region is connected, and a lead portion (17, 27) that connects the body region and the connection portion. Source regions or drain regions of the first and second transistors formed in the body region are provided in a common region. Each of the lead portions extends from a corresponding channel region such that the lead portions are isolated from each other, and a gate electrode (14) extends thereon. A width of the lead portion is narrower than a distance between corresponding ones of contact portions of the source regions and the drain regions of the first and second transistors. A width of the connection portion is equal to or narrower than a gate width of the gate electrode extending on the lead portion.