SEMICONDUCTOR DEVICES

• Main Authors: LEE HAE WANG, YANG JAE SEOK, KIM YOUNG HUN
• Format: Patent
• Language: English; Korean
• Published: 31.03.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

According to embodiments of the present invention, a semiconductor device with improved contact resistance between a source/drain layer and a buried conductive layer comprises: an active area extended in a first direction on a substrate; a buried conductive layer adjacent to the active area on the substrate and extended in the first direction; a gate electrode crossing the active area and extended in a second direction crossing the first direction; a source/drain layer disposed on the active area at one side of the gate electrode; a gate separation pattern disposed on the buried conductive layer to be adjacent to one end of the gate electrode and extended in the first direction; and a contact plug disposed on the source/drain layer to be electrically connected to the buried conductive layer and in contact with the gate separation pattern. 본 발명의 실시예들에 따른 반도체 장치는 기판 상에서 제1 방향으로 연장되는 활성 영역, 상기 기판 상에서 상기 활성 영역에 인접하고, 상기 제1 방향으로 연장되는 매립 전도층, 상기 활성 영역과 교차하며 상기 제1 방향과 교차하는 제2 방향으로 연장되는 게이트 전극, 상기 게이트 전극의 일측에서 상기 활성 영역 상에 배치되는 소스/드레인층, 상기 게이트 전극의 일단에 인접하게 상기 매립 전도층 상에 배치되고 상기 제1 방향으로 연장되는 게이트 분리 패턴, 및 상기 소스/드레인층 상에 배치되어 상기 매립 전도층에 전기적으로 연결되고, 상기 게이트 분리 패턴과 접촉하는 콘택 플러그를 포함한다.