수평 표면들 상에 SiN의 선택적인 증착

• Main Authors: PARK JASON DAEJIN, VAN CLEEMPUT PATRICK A, GUPTA AWNISH, VAN SCHRAVENDIJK BART J
• Format: Patent
• Language: Korean
• Published: 16.03.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

교번하는 산화물 층들 및 질화물 층들을 갖는 3D NAND 계단형 구조체의 질화물 층의 노출된 편평한 표면 상에 SiN 패드를 형성하기 위해 고밀도 플라즈마 화학적 기상 증착 (HDP CVD) 을 통해 질화 실리콘 (SiN) 을 선택적으로 증착하기 위한 방법들 및 장치들이 제공된다. 일부 실시예들에서, 선택적인 에칭이 계단형 구조체의 산화물 층들의 측벽들 상의 SiN의 바람직하지 않은 빌드업 (buildup) 을 제거하기 위해 수행된다. 계단형 구조체로 연장하는 상호연결부들에 의한 계단형 구조체 상의 텅스텐 워드라인들의 펀치쓰루를 방지하는, 랜딩 패드들을 형성하기 위해 SiN 패드들이 텅스텐으로 대체되는 동안, 계단형 구조체의 질화물 층들은 텅스텐 워드라인들을 형성하기 위해 텅스텐 (W) 으로 대체된다. Methods and apparatuses for selectively depositing silicon nitride (SiN) via high-density plasma chemical vapor deposition (HDP CVD) to form a SiN pad on an exposed flat surface of a nitride layer in a 3D NAND staircase structure with alternating oxide and nitride layers are provided. In some embodiments, selective etching is performed to remove undesirable buildup of SiN on sidewalls of the oxide layers of the staircase structure. Nitride layers of the staircase structure are replaced with tungsten (W) to form tungsten wordlines, while the SiN pads are replaced with tungsten to from landing pads, which prevent punchthrough of the tungsten wordlines on the staircase structure by interconnects extending thereto.