SEMICONDUCTOR PACKAGE AND A METHOD FOR MANUFACTURING THE SAME

• Main Authors: MIN JUNHONG, MOON KWANGJIN, KIM HYOJU, LEE HAKSEUNG, KIM TAESEONG
• Format: Patent
• Language: English; Korean
• Published: 03.03.2020
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Provided is a semiconductor package comprising a substrate, a first unit structure bonded to the substrate, and a second unit structure bonded to the first unit structure, wherein each of the first unit structure and the second unit structure comprises an adhesive layer, a lower semiconductor chip on the adhesive layer, an upper semiconductor chip disposed on the lower semiconductor chip and coming in contact with the lower semiconductor chip, and vias penetrating the upper semiconductor chip and connected to the lower semiconductor chip and the upper semiconductor chip. According to the present invention, structural stability of the semiconductor package can be improved. 기판, 상기 기판에 접착되는 제 1 유닛 구조체, 및 상기 제 1 유닛 구조체에 접착되는 제 2 유닛 구조체를 포함하는 반도체 패키지를 제공하되, 상기 제 1 및 제 2 유닛 구조체들 각각은 접착층, 상기 접착층 상의 하부 반도체 칩, 상기 하부 반도체 칩 상에 배치되고, 상기 하부 반도체 칩과 접하는 상부 반도체 칩, 및 상기 상부 반도체 칩을 관통하여 상기 하부 반도체 칩 및 상기 상부 반도체 칩과 연결되는 비아들을 포함할 수 있다.