Semiconductor device and method of manufacturing the same

Disclosed are a semiconductor device and a method for manufacturing the same. The semiconductor device comprises: a substrate having a power region and a plurality of cell regions separated by the power region and aligned in a second direction; a plurality of gate structures extending in a line shap...

Full description

Saved in:
Bibliographic Details
Main Authors LEE HAE WANG, YANG JAE SEOK, KIM YOUNG HUN
Format Patent
LanguageEnglish
Korean
Published 12.02.2020
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:Disclosed are a semiconductor device and a method for manufacturing the same. The semiconductor device comprises: a substrate having a power region and a plurality of cell regions separated by the power region and aligned in a second direction; a plurality of gate structures extending in a line shape along the second direction in the cell region and spaced apart from each other in a first direction perpendicular to the second direction; junction layers disposed along the second direction at a side part of each gate structure and having a flat part toward the power region; and a cutting pattern extending along the first direction in the power region to separate the gate structures and the junction layers by each cell region. Even if the size of the semiconductor device is reduced, junction defects of the semiconductor device in the power region and a separated region can be prevented. 반도체 소자 및 이의 제조방법이 개시된다. 반도체 소자는 파워영역과 파워영역에 의해 분리되고 제2 방향을 따라 정렬하는 다수의 셀 영역을 구비하는 기판, 셀 영역에서 제2 방향을 따라 라인형상으로 연장하고 제2 방향과 수직한 제1 방향을 따라 이격되는 다수의 게이트 구조물들, 각 게이트 구조물의 측부에서 제2 방향을 따라 배치되고 파워영역을 향하여 평면부를 구비하는 접합층들 및 파워영역에서 제1 방향을 따라 연장하여 게이트 구조물과 접합층을 셀 영역별로 분리하는 커팅패턴을 포함한다. 반도체 소자의 사이즈가 축소되더라도 파워영역 및 분리영역에서 반도체 소자의 접합 불량을 방지한다.
Bibliography:Application Number: KR20180090472