SEMICONDUCTOR DEVICE INCLUDING PARTIALLY ENLARGED CHANNEL HOLE

• Main Authors: CHOI EUN YEOUNG, KIM BI O, JEE JUNG GEUN, KIM YU JIN, KIM HYUNG JOON
• Format: Patent
• Language: English; Korean
• Published: 22.01.2020
• Subjects: ELECTRICITY

A semiconductor device includes a lower stacked structure on a substrate. An upper stacked structure is disposed on the lower stacked structure. A channel hole penetrating the upper stacked structure and the lower stacked structure is provided. A channel structure is disposed in the channel hole. The channel hole includes a lower channel hole in the lower stacked structure, an upper channel hole in the upper stacked structure, and a partial expansion part adjacent to an interface between the lower stacked structure and the upper stacked structure and communicating with the lower channel hole and the upper channel hole. A horizontal width of the partial expansion part is wider than the adjacent upper channel hole and wider than the adjacent lower channel hole. According to the present invention, a channel pattern can be uniformly and continuously formed. 반도체 소자는 기판 상의 하부 적층 구조체를 포함한다. 상기 하부 적층 구조체 상에 상부 적층 구조체가 배치된다. 상기 상부 적층 구조체 및 상기 하부 적층 구조체를 관통하는 채널 홀이 제공된다. 상기 채널 홀 내에 채널 구조체가 배치된다. 상기 채널 홀은 상기 하부 적층 구조체 내의 하부 채널 홀, 상기 상부 적층 구조체 내의 상부 채널 홀, 및 상기 하부 적층 구조체 및 상기 상부 적층 구조체 사이의 계면에 인접하고 상기 하부 채널 홀 및 상기 상부 채널 홀에 연통된 부분 확장부를 포함한다. 상기 부분 확장부의 수평 폭은 인접한 상기 상부 채널 홀보다 넓고 인접한 상기 하부 채널 홀보다 넓다.