Method for fabricating semiconductor device

• Main Authors: KANG TAE SUNG, CHUNG HOI SUNG, LEE KONG SOO, LEE JUN WON, SHIN DONG SUK
• Format: Patent
• Language: English; Korean
• Published: 26.12.2019
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A manufacturing method of a semiconductor apparatus is provided. A manufacturing method of a semiconductor apparatus provides a substrate which includes a first area where a cell area is formed and a second area where a core-peripheral area is formed, and includes the steps of: forming a gate structure on the second area of the substrate; forming a gate spacer along sidewalls of the gate structure; performing a first ion implantation process to form a first impurity area on the second area of the exposed substrate; removing the gate spacer; performing a second ion implantation process to form a second impurity area on the second area of the substrate between the gate structure and the first impurity area; forming a stress film to cover the gate structure, an upper surface of the first impurity area, and an upper surface of the second impurity area; and recrystallizing the first impurity area and the second impurity area through an annealing process to form a recrystallization area. Therefore, the present invention removes a gate spacer and then performs an additional ion implantation process to reduce a width of a channel area. 반도체 장치의 제조 방법이 제공된다. 반도체 장치의 제조 방법은 셀 영역이 형성되는 제1 영역 및 코어-페리 영역이 형성되는 제2 영역을 포함하는 기판을 제공하고, 상기 기판의 상기 제2 영역 상에 게이트 구조물을 형성하고, 상기 게이트 구조물의 측벽을 따라 게이트 스페이서를 형성하고, 제1 이온 주입 공정을 수행하여, 노출된 상기 기판의 상기 제2 영역에 제1 불순물 영역을 형성하고, 상기 게이트 스페이서를 제거하고, 제2 이온 주입 공정을 수행하여, 상기 게이트 구조물과 상기 제1 불순물 영역 사이의 상기 기판의 상기 제2 영역에 제2 불순물 영역을 형성하고, 상기 게이트 구조물, 상기 제1 불순물 영역의 상면 및 상기 제2 불순물 영역의 상면을 덮도록 스트레스 막을 형성하고, 어닐링 공정을 통해 상기 제1 불순물 영역 및 상기 제2 불순물 영역을 재결정화시켜 재결정화 영역을 형성하는 것을 포함한다.