BARRIER LAYER FORMATION FOR CONDUCTIVE FEATURE

• Main Authors: LEE YA LIEN, KUO CHIA PANG
• Format: Patent
• Language: English; Korean
• Published: 10.12.2019
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Embodiments described in the present invention generally relate to one or more methods for forming a barrier layer for a conductive feature part in semiconductor processing. In a part of embodiments, an opening toward the conductive feature part is formed by penetrating a dielectric layer. A barrier layer is formed along a sidewall of the dielectric layer and in the opening on the surface of the conductive feature part. The formation of the barrier layer comprises deposition including use of a precursor gas. The precursor gas has a first incubation time for deposition on the surface of the conductive feature part and a second incubation time for deposition on the sidewall of the dielectric layer. The first incubation time is longer than the second incubation time. A conductive filling material is formed on the barrier layer and in the opening. 여기에 기재된 실시예는 일반적으로 반도체 프로세싱에 있어서 전도성 특징부에 대한 배리어 층을 형성하기 위한 하나 이상의 방법에 관한 것이다. 일부 실시예에서, 유전체 층을 관통하여 전도성 특징부로의 개구가 형성된다. 유전체 층의 측벽을 따라 그리고 전도성 특징부의 표면 상에서 개구 내에 배리어 층이 형성된다. 배리어 층을 형성하는 것은 전구체 가스를 사용하는 것을 포함하여 층을 퇴적하는 것을 포함한다. 전구체 가스는 전도성 특징부의 표면 상의 퇴적을 위한 제1 인큐베이션(incubation) 시간을 가지며 유전체 층의 측벽 상의 퇴적을 위한 제2 인큐베이션 시간을 갖는다. 제1 인큐베이션 시간은 제2 인큐베이션 시간보다 더 크다. 개구 내에 그리고 배리어 층 상에 전도성 충전 재료가 형성된다.