불휘발성 반도체 기억 장치

• Main Authors: SATO SHUICHI, TANIGUCHI YASUHIRO, YOSHIDA SHINJI, YANAGISAWA KAZUMASA
• Format: Patent
• Language: Korean
• Published: 22.11.2019
• Subjects: ELECTRICITY; INFORMATION STORAGE; PHYSICS; STATIC STORES

종래보다도 소형화를 도모할 수 있는 불휘발성 반도체 기억 장치를 제안한다. 불휘발성 반도체 기억 장치(1)에서는, 기입 비트선 PGP0(PGP1) 및 판독 비트선 BLP 사이에 메모리 셀(3a(3b))을 배치한 구성을 갖고, 인접하는 메모리 셀(3a, 3b) 사이에 설치된 판독 비트선 BLP를, 인접한 메모리 셀(3a, 3b)에서 공유하도록 했다. 따라서, 불휘발성 반도체 기억 장치(1)에서는, 인접하는 메모리 셀(3a, 3b)에서 판독 비트선 BLP를 공유시킨 분만큼, 종래의 구성보다도 판독 비트선을 저감시킬 수 있고, 또한 당해 판독 비트선에 접속되는 제어 회로나 센스 앰프 회로의 면적도 저감시킬 수 있으므로, 그만큼, 종래보다도 소형화를 도모할 수 있다. A non-volatile semiconductor memory device that achieves downsizing as compared to conventional cases is disclosed. A non-volatile semiconductor memory device has a configuration in which a memory cell is disposed between a programming bit line and a reading bit line. The reading bit line provided between adjacent memory cells is shared by the adjacent memory cells. This configuration of the non-volatile semiconductor memory device, in which the reading bit line is shared by the adjacent memory cells, leads to reduction of the number of reading bit lines as compared to that in a conventional configuration, and further leads to reduction of the area of a control circuit and a sense amplifier circuit connected with the reading bit line, thereby achieving downsizing as compared to conventional cases accordingly.