3차원 메모리 디바이스의 개구 레이아웃

• Main Authors: HE JIA, HUO ZONGLIANG, HONG PEIZHEN, CAO QINGCHEN, LIU FANDONG, XIA ZHILIANG, HUANG HAIHUI, YANG YAOHUA, CHEN BAOYOU, FENG YAOBIN
• Format: Patent
• Language: Korean
• Published: 30.10.2019
• Subjects: ELECTRICITY

반도체 디바이스 및 반도체 디바이스를 형성하는 방법의 실시 예가 개시된다. 일 예에서, 디바이스 개구를 형성하는 방법은, 기판의 제1 영역 및 제2 영역 위에 물질 층을 형성하는 단계 - 제1 영역은 제2 영역에 인접함 -, 물질 층 위에 마스크 층을 형성하는 단계 - 마스크 층은 제1 영역 및 제2 영역을 커버함 -, 및 마스크 층 위에 패터닝 층을 형성하는 단계를 포함한다. 패터닝 층은 제1 영역 및 제2 영역을 커버하고, 제1 영역에 대응하는 개구들을 포함한다. 복수의 개구는 제1 영역과 제2 영역 사이의 경계에 인접한 제1 개구 및 경계로부터 멀리 떨어진 제2 개구를 포함한다. 기판의 상부 표면에 평행한 평면을 따라, 제1 개구의 크기는 제2 개구의 크기보다 크다. Embodiments of semiconductor devices and methods for forming the semiconductor devices are disclosed. In an example, a method for forming device openings includes forming a material layer over a first region and a second region of a substrate, the first region being adjacent to the second region, forming a mask layer over the material layer, the mask layer covering the first region and the second region, and forming a patterning layer over the mask layer. The patterning layer covers the first region and the second region and including openings corresponding to the first region. The plurality of openings includes a first opening adjacent to a boundary between the first region and the second region and a second opening further away from the boundary. Along a plane parallel to a top surface of the substrate, a size of the first opening is greater than a size of the second opening.