반도체 장치

• Main Author: SASAKI YOSHINOBU
• Format: Patent
• Language: Korean
• Published: 24.10.2019
• Subjects: AMPLIFIERS; BASIC ELECTRIC ELEMENTS; BASIC ELECTRONIC CIRCUITRY; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명은, 게이트 단자와 드레인 단자와 접지용 단자에 접속된 소스 단자를 갖는 전계 효과 트랜지스터를 형성한 제 1 반도체 칩과, 직류적으로 접속된 입력 단자와 출력 단자를 갖고, 입력 단자와 접지용 단자에 접속된 제 1 용량을 갖는 제 2 반도체 칩과, 출력 단자와 게이트 단자의 사이에 접속된 제 1 인덕터와, 입력 단자와 제 1 단자가 접속된 제 2 인덕터와, 제 2 인덕터의 제 2 단자와 접지용 단자의 사이에 접속된 제 2 용량과, 캐소드와 접지용 단자에 애노드가 접속된 적어도 2개 이상이 순방향으로 직렬 접속된 보호 다이오드와, 캐소드와 제 2 단자의 사이에 접속된 제 3 인덕터를 구비하고 적은 보호 다이오드의 직렬 단수로 ESD 파괴 보호 기능을 실현하고, 또한 전력 이득의 저하를 억제할 수 있다. The present invention includes a first semiconductor chip, a second semiconductor chip, a first inductor, a second inductor, a second capacitor, protective diodes, and a third inductor. A field effect transistor includes a gate terminal, a drain terminal, and a source terminal connected to a ground terminal. The second semiconductor chip includes an input terminal and an output terminal connected in a direct current manner, and includes a first capacitor connected to the input terminal and to the ground terminal. The first inductor is connected between the output terminal and the gate terminal. The second inductor includes a first terminal connected to the input terminal. The second capacitor is connected between a second terminal of the second inductor and the ground terminal. Protective diodes are connected in series in a forward direction, and each has a cathode, and an anode connected to the ground terminal. The third inductor is connected between the cathode and the second terminal.