HARDWARE ACCELERATORS AND METHODS FOR HIGH-PERFORMANCE AUTHENTICATED ENCRYPTION

• Main Authors: MATHEW SANU, GOPAL VINODH, SATPATHY SUDHIR, SURESH VIKRAM
• Format: Patent
• Language: English; Korean
• Published: 11.10.2019
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

The present invention provides methods and apparatuses relating to high-performance authenticated encryption. A hardware accelerator comprises: a vector register to store an input vector of a round of an encryption operation; a circuit including a first data path including a first modular adder coupled to a first input from the vector register and a second input from the vector register and a second modular adder coupled to the first modular adder and a second data path from the vector register, and the second data path including a first logical XOR circuit coupled to the second input and a third data path from the vector register, a first rotation circuit coupled to the first logical XOR circuit, a second logical XOR circuit coupled to the first rotation circuit and the third data path, and a second rotation circuit coupled to the second logical XOR circuit; and a control circuit to cause the first modular adder and the second modular adder of the first data path and the first logical XOR circuit, the second logical XOR circuit, the first rotation circuit, and the second rotation circuit of the second data path to perform a portion of the round in accordance with one or more control values, and store a first result from the first data path for the portion and a second result from the second data path for the portion in the vector register. 고성능 인증 암호화에 관한 방법들 및 장치들이 설명된다. 하드웨어 가속기는 암호화 동작의 라운드의 입력 벡터를 저장하는 벡터 레지스터; 벡터 레지스터로부터의 제1 입력 및 벡터 레지스터로부터의 제2 입력에 결합되는 제1 모듈러 덧셈기, 및 제1 모듈러 덧셈기 및 벡터 레지스터로부터의 제2 데이터 경로에 결합되는 제2 모듈러 덧셈기를 포함하는 제1 데이터 경로, 및 제2 입력 및 벡터 레지스터로부터의 제3 데이터 경로에 결합되는 제1 논리 XOR 회로, 제1 논리 XOR 회로에 결합되는 제1 회전 회로, 제1 회전 회로 및 제3 데이터 경로에 결합되는 제2 논리 XOR 회로, 및 제2 논리 XOR 회로에 결합되는 제2 회전 회로를 포함하는 제2 데이터 경로를 포함하는 회로; 및 제1 데이터 경로의 제1 모듈러 덧셈기 및 제2 모듈러 덧셈기와 제2 데이터 경로의 제1 논리 XOR 회로, 제2 논리 XOR 회로, 제1 회전 회로, 및 제2 회전 회로로 하여금 하나 이상의 제어 값에 따라 라운드의 일부분을 수행하도록 야기하고, 및 일부분에 대한 제1 데이터 경로로부터의 제1 결과 및 일부분에 대한 제2 데이터 경로로부터의 제2 결과를 벡터 레지스터에 저장하는 제어 회로를 포함할 수 있다.