SEMICONDUCTOR DEVICE INCLUDING SELF-ALIGNED CONTACT AND METHOD FOR FABRICATING THE SAME

• Main Authors: BAI KEUN HEE, KWON KEE SANG, KANG SUNG WOO, JEON YONG HO, LEE DONG SEOK, LEE JEONG YUN, LEE SANG HYUN
• Format: Patent
• Language: English; Korean
• Published: 02.10.2019
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention provides a semiconductor device with increased product reliability and a manufacturing method thereof. The semiconductor device comprises: a substrate; a gate electrode on the substrate; a first spacer on a side wall of the gate electrode; a contact protruding from the side wall of the first spacer than an upper surface of the gate electrode; a trench defined by the upper surface of the gate electrode, an upper surface of the first spacer, and a side wall of the contact; an etching prevention film extended along at least a part of a side wall of the trench and a lower surface of the trench; and a capping pattern filling the trench on the etching prevention film. The capping pattern includes a silicon oxide and a lower dielectric constant material which has a dielectric constant less than a dielectric constant of the silicon oxide. 제품 신뢰성이 향상된 반도체 장치 및 그 제조 방법이 제공된다. 반도체 장치는, 기판, 기판 상의 게이트 전극, 게이트 전극의 측벽 상의 제1 스페이서, 제1 스페이서의 측벽 상에, 게이트 전극의 상면보다 돌출되는 컨택, 게이트 전극의 상면, 제1 스페이서의 상면 및 컨택의 측벽에 의해 정의되는 트렌치, 트렌치의 측벽의 적어도 일부 및 트렌치의 하면을 따라 연장되는 식각 방지막, 및 식각 방지막 상에, 트렌치를 채우는 캡핑 패턴을 포함하고, 캡핑 패턴은, 실리콘 산화물 또는 실리콘 산화물보다 유전율이 낮은 저유전율 물질을 포함한다.