SIGNAL TRANSMITTING CIRCUIT
A signal transmitting circuit may include: a logic gate coupled in series to transmit a signal, and operated by a first supply voltage; a pre-driver circuit suitable for generating a pull-up control signal and a pull-down control signal in response to the transmitted signal, wherein a second supply...
Saved in:
Main Author | |
---|---|
Format | Patent |
Language | English Korean |
Published |
25.09.2019
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | A signal transmitting circuit may include: a logic gate coupled in series to transmit a signal, and operated by a first supply voltage; a pre-driver circuit suitable for generating a pull-up control signal and a pull-down control signal in response to the transmitted signal, wherein a second supply voltage having a level greater than the target level of the first supply voltage is used to generate the pull-up and pull-down control signals; a first NMOS transistor suitable for pulling up an output node using the first supply voltage, in response to the pull-up control signal; a second NMOS transistor suitable for pulling down the output node using a pull-down voltage, in response to the pull-down control signal; and an initialization circuit suitable for initializing the pull-up and pull-down control signals when the level of the first supply voltage is less than a reference value, before a power-up signal is enabled.
신호 전송 회로는, 직렬로 연결되어 신호를 전송하고 제1전원 전압을 사용해 동작하는 논리 게이트; 상기 논리 게이트를 통해 전송된 신호에 응답해 풀업 제어 신호와 풀다운 제어 신호를 생성하고, 상기 풀업 제어 신호와 상기 풀다운 제어 신호의 생성에는 상기 제1전원 전압의 목표 레벨보다 높은 레벨을 가지는 제2전원 전압이 이용되는 프리 드라이버 회로; 상기 풀업 제어 신호에 응답해, 상기 제1전원 전압을 이용해 출력 라인을 풀업 구동하는 제1NMOS 트랜지스터; 상기 풀다운 제어 신호에 응답해, 풀다운 전압을 이용해 상기 출력 라인을 풀다운 구동하는 제2NMOS 트랜지스터; 및 파워업 신호의 활성화 이전에 상기 제1전원 전압의 레벨이 기준 값 미만인 경우에 상기 풀업 제어 신호와 상기 풀다운 제어 신호를 초기화하기 위한 초기화 회로를 포함할 수 있다. |
---|---|
Bibliography: | Application Number: KR20180101385 |