integrated circuit semiconductor device including MOSmetal oxide semiconductor transistor
An integrated circuit semiconductor device including a highly reliable MOS transistor of the present invention comprises: a first area extending in a first direction and having a first active pattern having first protrusion units and first recess units; a second area extending in the first direction...
Saved in:
Main Authors | , , , , , , , , |
---|---|
Format | Patent |
Language | English Korean |
Published |
20.08.2019
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | An integrated circuit semiconductor device including a highly reliable MOS transistor of the present invention comprises: a first area extending in a first direction and having a first active pattern having first protrusion units and first recess units; a second area extending in the first direction and having second protrusion units and second recess units; first gate patterns extending in a second direction perpendicular to the first direction in the first area, surrounding the first protrusion units, and spaced apart from each other; second gate patterns extending in the second direction in the second area, surrounding the second protrusion units, and spaced apart from each other; a first source and drain area formed on the first recess units in the first active pattern between the first gate patterns in the first area; and having a first reinforcing epitaxial layer on the first source and drain area; and a second source and drain area formed on the second recess units in the second active pattern between the second gate patterns in the second area and having a second reinforcing epitaxial layer having an epitaxial growth surface different from an epitaxial growth surface of the first reinforcing epitaxial layer on the second source and drain area.
본 발명의 집적 회로 반도체 소자는 제1 방향으로 연장되고 제1 돌출부들 및 제1 리세스부들을 구비하는 제1 액티브 패턴을 구비하는 제1 영역과, 제1 방향으로 연장되고 제2 돌출부들 및 제2 리세스부들을 구비하는 제2 영역과, 제1 영역에 제1 방향과 수직한 제2 방향으로 연장되고 제1 돌출부들을 감싸고 서로 떨어져 위치하는 제1 게이트 패턴들과, 제2 영역에 상기 제2 방향으로 연장되고 제2 돌출부들을 감싸고 서로 떨어져 위치하는 제2 게이트 패턴들을 포함한다. 집적 회로 반도체 소자는 제1 영역에서 제1 게이트 패턴들 사이의 상기 제1 액티브 패턴의 제1 리세스부 상에 형성되고, 상측에 제1 보강 에피층을 구비하는 제1 소오스 및 드레인 영역과, 제2 영역에서 상기 제2 게이트 패턴들 사이의 제2 액티브 패턴의 제2 리세스부 상에 형성되고, 상측에 제1 보강 에피층과 에피 성장면이 다른 제2 보강 에피층을 구비하는 제2 소오스 및 드레인 영역을 포함한다. |
---|---|
Bibliography: | Application Number: KR20180016570 |