반도체 디바이스 및 그 제조 방법

• Main Authors: WATATANI KENICHI, MIYANAGA MIKI, AWATA HIDEAKI
• Format: Patent
• Language: Korean
• Published: 13.08.2019
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

게이트 전극; 게이트 전극의 직하 또는 직상 영역에 배치되는 채널층; 채널층에 접하여 배치되는 소스 전극 및 드레인 전극; 게이트 전극과 채널층 사이에 배치되는 제1 절연층을 포함하고, 채널층은 제1 산화물 반도체를 포함하고, 소스 전극 및/또는 드레인 전극은 제2 산화물 반도체를 포함하고, 제1 및 제2 산화물 반도체는 In, W 및 Zn을 함유하고, In, W 및 Zn의 합계에 대한 W의 함유율이 0.001 원자％보다 크며 8.0 원자％ 이하이고, Zn의 함유율이 1.2 원자％ 이상 40 원자％ 이하이고, W에 대한 Zn의 원자비가 1.0보다 크며 20000보다 작은 반도체 디바이스와, 그 제조 방법이 제공된다. Provided is a semiconductor device including: a gate electrode; a channel layer arranged in a region directly below or directly above the gate electrode; a source and a drain electrodes arranged to be in contact with the channel layer; and a first insulating layer arranged between the gate electrode and the channel layer, the channel layer including a first oxide semiconductor, the source electrode and/or the drain electrode including a second oxide semiconductor, the first and second oxide semiconductors containing In, W and Zn, a content rate of W/(In+W+Zn) being higher than 0.001 atomic % and not higher than 8.0 atomic %, a content rate of Zn/(In+W+Zn) being from 1.2 atomic % to 40 atomic %, an atomic ratio of Zn to W being higher than 1.0 and lower than 20000. Also provided is a method for manufacturing the device.