INTEGRATED CIRCUIT WITH A GATE STRUCTURE AND METHOD MAKING THE SAME

• Main Authors: CHUI CHI ON, LEUNG YING KEUNG, CHING KUO CHENG
• Format: Patent
• Language: English; Korean
• Published: 26.07.2019
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention is provided to further advance an existing manufacture technology, which has been proper for a planar device, in order to keep satisfying increasing design requirements. Accordingly, the present invention provides a semiconductor structure. The semiconductor structure comprises: a pin structure on a substrate; a first gate stack and a second gate stack formed on the pin structure; a dielectric material layer placed on the first and second gate stacks and including a first part placed on a side wall of the first gate stack with a first thickness and a second part placed on the side wall of the second gate stack with a second thickness larger than the first thickness; a first gate spacer placed on the first part in the dielectric material layer; and a second gate spacer placed on the second part in the dielectric material layer. 본 발명은 반도체 구조를 제공한다. 반도체 구조는 기판 상의 핀 구조와; 상기 핀 구조 상에 형성된 제1 게이트 스택 및 제2 게이트 스택과; 상기 제1 및 제2 게이트 스택 상에 배치되고, 상기 제1 게이트 스택의 측벽에 제1 두께로 배치된 제1 부분 및 상기 제2 게이트 스택의 측벽에 상기 제1 두께보다 더 큰 제2 두께로 배치된 제2 부분을 포함한 유전체 재료 층과; 상기 유전체 재료 층의 상기 제1 부분 상에 배치된 제1 게이트 스페이서와; 상기 유전체 재료 층의 상기 제2 부분 상에 배치된 제2 게이트 스페이서를 포함한다.