PACKAGING STRUCTURE OF INTEGRATED CIRCUIT

• Main Authors: KIM MYUNG DON, KIM CHEOL HO, LEE HUI DONG, KONG SUN WOO
• Format: Patent
• Language: English; Korean
• Published: 08.07.2019
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

집적 회로의 패키징 구조가 개시된다. 집적 회로의 패키징 구조는, 방열체(heat sink); 상기 방열체의 상면에 배치되고 제1 방열부를 포함하는 접지 금속(ground metal)부; 상기 접지 금속부의 상면에 배치되고 제2 방열부를 포함하는 기판(substrate); 상기 제1 방열부 또는 상기 제2 방열부의 상면에 배치되는 하면 금속(backside metal)부; 상기 기판의 상면에 배치되는 금속 패턴(metal trace)부; 및 상기 하면 금속부의 상면에 배치되는 상기 집적 회로;를 포함하고, 상기 집적 회로의 제1 하면은 상기 하면 금속부의 상면과 접촉하고, 상기 집적 회로의 제2 하면은 상기 하면 금속부의 상면과 접촉하지 않고, 상기 집적 회로는 제1 수동 소자 및 제2 수동 소자를 포함하고, 상기 제1 수동 소자는 상기 제1 하면에 대응되는 상기 집적 회로의 제1 상면에 배치되고, 상기 제2 수동 소자는 상기 제2 하면에 대응되는 상기 집적 회로의 제2 상면에 배치된다. 따라서, 집적 회로의 패키징 구조는 제2 수동 소자가 배치되는 제1 상면에 대응되는 제1 하면에 하면 접지 금속부를 제거함으로써 제2 수동 소자의 품질 계수를 향상시킬 수 있다.