Timing controller based on heap sorting modem chip and integration circuit comprising thereof

Disclosed are a timing controller based on heap sorting, and a modem chip and an integrated circuit including the same. The modem chip comprises: a processor generating instructions including different execution times; a timing controller receiving the instructions and generating control signals cor...

Full description

Saved in:
Bibliographic Details
Main Authors LEE JUN HO, HAN SUNG CHUL, HWANG SEUNG JOONG, JEONG WON SEOK, CHOI IL MUK, HONG KI JOON, KIM KYUNG MIN
Format Patent
LanguageEnglish
Korean
Published 04.07.2019
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:Disclosed are a timing controller based on heap sorting, and a modem chip and an integrated circuit including the same. The modem chip comprises: a processor generating instructions including different execution times; a timing controller receiving the instructions and generating control signals corresponding to the instructions at each execution time of the instructions; and a plurality of intellectual properties (IP) operating in response to a corresponding control signal among the control signals. The timing controller includes: a heap sorting circuit sorting the instructions according to execution orders based on heap sorting using the execution times; a reference counter generating a reference time by counting a clock signal; and a signal generator comparing the reference time with an execution time of a current instruction having a highest execution order among the instructions, and generating a control signal corresponding to the current instruction when the reference time matches the execution time of the current instruction. According to the present invention, the performance of the modem chip and the integrated circuit can be improved. 힙 정렬 기반의 타이밍 컨트롤러, 이를 구비하는 모뎀 칩, 및 집적 회로가 개시된다. 본 개시의 실시예에 따른 모뎀 칩은, 상이한 실행 시간을 포함하는 인스트럭션들을 생성하는 프로세서, 상기 인스트럭션들을 수신하고, 상기 인스트럭션들에 대응하는 제어 신호들을 상기 인스트럭션들 각각의 실행 시간에 생성하는 타이밍 컨트롤러로서, 상기 인스트럭션들을 실행 시간을 이용한 힙 정렬(heap sorting)을 기초로 실행 순서에 따라 정렬시키는 힙 정렬 회로, 클럭 신호를 카운팅하여 기준 시간을 생성하는 기준 카운터 및 상기 인스트럭션들 중 실행 순서가 가장 빠른 현재 인스트럭션의 실행 시간과 상기 기준 시간을 비교하고, 상기 현재 인스트럭션의 실행 시간과 상기 기준 시간이 일치하면 상기 현재 인스트럭션에 대응하는 제어 신호를 생성하는 신호 생성기를 구비하는 상기 타이밍 컨트롤러, 및 상기 제어 신호들 중 대응하는 제어 신호에 응답하여 동작하는 복수의 IP (Intellectual Properties)를 포함할 수 있다.
Bibliography:Application Number: KR20180120607