Semiconductor device and method of manufacturing the same

• Main Authors: YOON KUK HAN, KIM YONG HWAN, KIM PYUNG HO, KOO SEONG MO, KIM KI YOUL
• Format: Patent
• Language: English; Korean
• Published: 02.07.2019
• Subjects: ELECTRICITY

Disclosed are a semiconductor device and a method of manufacturing the same. A mold layer, a supporter layer, and a mask pattern are sequentially formed on the front surface of a substrate which has a connection structure connected to a lower conductive structure and is divided into a cell region and a core region. The mold layer and the supporter layer are partially removed to form a mold pattern and a supporter pattern having contact holes exposing the connection structure in the cell region. A lower electrode film covering the mask pattern is formed to fill the contact hole. The lower electrode layer and the mask pattern are removed without damaging the thickness of the support pattern to form a lower electrode. It is possible to prevent the reduction of the capacitance of a capacitor by preventing the height of the lower electrode in a node separation process. 반도체 소자 및 이의 제조방법이 개시된다. 하부 도전 구조물과 연결되는 접속 구조물을 구비하고 셀 영역과 코어 영역으로 구분되는 기판의 전면에 몰드막, 서포터 막 및 마스크 패턴을 차례대로 형성한다. 몰드막 및 서포터 막을 부분적으로 제거하여 셀 영역에서 접속 구조물을 노출하는 콘택 홀을 구비하는 몰드패턴 및 서포터 패턴을 형성한다. 콘택 홀을 매립하도록 마스크 패턴을 덮는 하부 전극막을 형성한다. 서포트 패턴에 대한 두께 손상 없이 하부 전극막 및 마스크 패턴을 제거하여 하부 전극을 형성한다. 노드분리과정에서 하부전극의 높이감소를 방지하여 커패시터의 정전용량 감소를 방지할 수 있다.