Flat panel display device

• Main Authors: HAN IN HYO, BAN MYUNG HO, KIM IN JUNE
• Format: Patent
• Language: English; Korean
• Published: 14.06.2019
• Subjects: ADVERTISING; ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICESUSING STATIC MEANS TO PRESENT VARIABLE INFORMATION; CRYPTOGRAPHY; DISPLAY; EDUCATION; PHYSICS; SEALS

The present invention relates to a flat panel display device capable of improving deviation of clock signals supplied to top stages of a gate driving circuit and clock signals supplied to bottom stages. The flat panel display device comprises: a timing controller outputting a plurality of clock signals; a gate driving circuit having a plurality of stages dependently connected to each other and sequentially outputting scan signals in accordance with timing of the clock signals; a first clock signal bus line supplying the clock signals to the top stages of the gate driving circuit; and a second clock bus line supplying the clock signals to the bottom stages of the gate driving circuit. 본 발명은 게이트 구동 회로의 상단 스테이지들에 공급되는 클럭 신호와 하단 스테이지들에 공급되는 클럭 신호의 편차를 개선할 수 있는 평판 표시 장치에 관한 것으로, 복수개의 클럭 신호를 출력하는 타이밍 콘트롤러와, 종속적으로 접속되어 상기 복수개의 클럭 신호 타이밍에 맞추어 순차적으로 스캔 신호를 출력하는 복수개의 스테이지를 구비한 게이트 구동 회로와, 상기 게이트 구동 회로의 상단의 스테이지들에 상기 복수개의 클럭 신호를 공급하는 제 1 클럭 신호 버스 라인와, 상기 게이트 구동 회로의 하단의 스테이지들에 상기 복수개의 클럭 신호를 공급하는 제 2 클럭 신호 버스 라인을 구비한 것이다.