INTERCONNECT STRUCTURES AND METHODS OF FORMING THE SAME

• Main Authors: WANG SUNG LI, OKUNO YASUTOSHI
• Format: Patent
• Language: English; Korean
• Published: 10.06.2019
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Embodiments of the present invention described herein generally relate to one or more methods for forming an interconnect structure, such as a dual damascene interconnect structure comprising a conductive line and a conductive via, and structures formed thereby. In some embodiments of the present invention, an interconnect opening is formed through one or more dielectric layers over a semiconductor substrate. The interconnect opening has a via opening and a trench over the via opening. A conductive via is formed in the via opening. A nucleation enhancement treatment is performed on one or more exposed dielectric surfaces of the trench. A conductive line is formed in the trench on the one or more exposed dielectric surfaces of the trench and on the conductive via. 본원에서 설명되는 실시예들은 일반적으로, 도전성 라인 및 도전성 비아, 및 이들에 의해 형성되는 구조물들을 포함하는 이중 다마신 상호연결 구조물과 같은 상호연결 구조물을 형성하기 위한 하나 이상의 방법에 관한 것이다. 일부 실시예들에서, 반도체 기판 위의 하나 이상의 유전체층을 관통하여 상호연결 개구부가 형성된다. 상호연결 개구부는 비아 개구부 및 비아 개구부 위의 트렌치를 갖는다. 비아 개구부 내에 도전성 비아가 형성된다. 트렌치의 하나 이상의 노출된 유전체 표면에 대하여 핵생성 향상 처리가 수행된다. 트렌치의 하나 이상의 노출된 유전체 표면 상의 그리고 도전성 비아 상의 트렌치 내에 도전성 라인이 형성된다.