SEMICONDUCTOR MEMORY DEVICE AND DRIVING METHOD THEREOF

• Main Author: TAKEMURA YASUHIKO
• Format: Patent
• Language: English; Korean
• Published: 29.05.2019
• Subjects: ELECTRICITY; INFORMATION STORAGE; PHYSICS; STATIC STORES

The present invention relates to a semiconductor memory device and a driving method thereof. According to the present invention, when the capacity of a capacitive element is reduced, a read error of data is easy to occur in a conventional DRAM. A plurality of cells are connected to one main bit line (MBL_m). Each of the cells has a sub-bit line (SBL_n_m) and 2 to 32 memory cells (MC_n_m_1 and the like). Also, each of the cells has a selection transistor (STr_n_m) and a read transistor (RTr_n_m), and the sub-bit line (SBL_n_m) is connected to a gate of the read transistor (RTr_n_m). In addition, the parasitic capacitance of the sub-bit line (SBL_n_m) is sufficiently small so charge information on the capacitative element of each of the memory cells can be amplified without an error in the read transistor (RTr_n_m) and can be output to the main bit line (MBL_m). 종래의 DRAM에서는 용량 소자의 용량을 줄이면, 데이터의 판독 에러가 발생하기 쉬워졌다. 하나의 주비트선(MBL_m)에 복수개의 셀을 접속시킨다. 각 셀은 서브 비트선(SBL_n_m)과 2 내지 32개의 메모리셀(MC_n_m_1, 등)을 가진다. 또한 각 셀은 선택 트랜지스터(STr_n_m)와 판독 트랜지스터(RTr_n_m)를 가지고, 판독 트랜지스터(RTr_n_m)의 게이트에는 서브 비트선(SBL_n_m)을 접속한다. 서브 비트선(SBL_n_m)의 기생 용량은 충분히 작기 때문에, 각 메모리셀의 용량 소자의 전하 정보를 판독 트랜지스터(RTr_n_m)에서 에러 없이 증폭할 수 있고, 주비트선(MBL_m)에 출력할 수 있다.