MICROCONTROLLER AND CONTROL METHOD OF THE SAME

• Main Authors: NISHIKAWA TAKURO, FUJIGAYA MASAKI
• Format: Patent
• Language: English; Korean
• Published: 03.04.2019
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

An objective of the present invention is to provide a microcontroller for suppressing an increase of power consumption during debugging. According to the present invention, the microcontroller (100) comprises: a first signal processing circuit (111); a second signal processing circuit (113) to process the same signal as that of the first signal processing circuit; a comparison circuit (117) comparing a processing result of the first signal processing circuit with a processing result of the second signal processing circuit to output an error signal when an error is detected; a suppression signal input unit to receive a suppression signal for suppressing operation of the second signal processing circuit and the comparison circuit (117); a suppression circuit (170) receiving the suppression signal from the suppression signal input unit to suppress the operation of the second signal processing circuit and the comparison circuit; and a pseudo-error signal output circuit (112) to output a pseudo-error signal instead of the error signal when operation of the second signal processing circuit and comparison circuit is suppressed. [과제] 디버그 때의 소비전력 증가를 억제한 마이크로 컨트롤러를 제공하는 것. [해결수단] 본 발명에 따른 마이크로 컨트롤러(100)는, 제1 신호처리회로(111)와, 제1 신호처리회로와 동일한 신호처리를 하는 제2 신호처리회로(113)와, 제1 신호처리회로의 처리결과와 제2 신호처리회로의 처리결과를 비교하여 에러를 검출한 경우에는 에러신호를 출력하는 비교회로(117)와, 제2 신호처리회로 및 비교회로(117)의 동작을 억제하기 위한 억제신호를 수취하는 억제신호 입력부와, 억제신호 입력부로부터 억제신호를 수취하여, 제2 신호처리회로 및 비교회로의 동작을 억제하는 억제회로(170)와, 제2 신호처리회로 및 비교회로의 동작을 억제한 경우에, 에러신호 대신에, 의사 에러신호를 출력하는 의사 에러신호 출력회로(112)를 구비한다.