Semiconductor memory device

• Main Authors: KIM, KI WOONG, KWON, BYOUNG HO, YOON, BO UN, PARK, KI CHUL, SEOK, HAN SOL
• Format: Patent
• Language: English; Korean
• Published: 21.03.2019
• Subjects: ELECTRICITY

Provided is a semiconductor memory device including a magnetic tunnel junction. The semiconductor memory device comprises a selection transistor disposed on a semiconductor substrate, a lower contact plug penetrating an interlayer insulating film covering the selection transistor and connected to a drain region of the selection transistor, and a magnetic tunnel junction pattern connected to the lower contact plug wherein the magnetic tunnel junction pattern includes a lower electrode, an upper electrode, lower and upper magnetic layers between the upper and lower electrodes, and a tunnel barrier layer between the lower and upper magnetic layers; the lower contact plug comprises a metal pattern and a capping metal pattern in contact with an upper surface of the metal pattern; and the top surface of the metal pattern may have a first flatness, and the top surface of the capping metal pattern may have a second flatness which is less than the first flatness. 자기 터널 접합을 포함하는 반도체 메모리 장치가 제공된다. 반도체 메모리 장치는 반도체 기판 상에 배치된 선택 트랜지스터; 상기 선택 트랜지스터를 덮는 층간 절연막을 관통하며, 상기 선택 트랜지스터의 드레인 영역과 연결되는 하부 콘택 플러그; 및 상기 하부 콘택 플러그와 연결되는 자기 터널 접합 패턴으로서, 상기 자기 터널 접합 패턴은 하부 전극, 상부 전극, 상기 상부 및 하부 전극들 사이의 하부 및 상부 자성층들, 및 상기 하부 및 상부 자성층들 사이의 터널 배리어층을 포함하되, 상기 하부 콘택 플러그는 금속 패턴 및 상기 금속 패턴의 상면과 접촉하는 캡핑 금속 패턴을 포함하고, 상기 금속 패턴의 상면은 제 1 평탄도(flatness)를 갖고, 상기 캡핑 금속 패턴의 상면은 상기 제 1 평탄도보다 작은 제 2 평탄도를 가질 수 있다.