IMPLANTATIONS FOR FORMING SOURCE/DRAIN REGIONS OF DIFFERENT TRANSISTORS

• Main Authors: LIAW JHON JHY, YU DIAN SHEG, TSUI REN FEN
• Format: Patent
• Language: English; Korean
• Published: 28.11.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A method includes: a step of forming a first transistor including a step of forming a first gate stack; a step of epitaxially growing a first source/drain region on a side of the first gate stack; and a step of performing first implantation to implant the first source/drain region. The method further includes: a step of forming a second transistor including a step of forming a second gate stack; a step of forming a second gate spacer on a sidewall of the second gate stack; a step of epitaxially growing a second source/drain region on a side of the second gate stack; and a step of performing second implantation to implant the second source/drain region. An inter-layer dielectric is formed to cover the first source/drain region and the second source/drain region. The first implantation is performed before the inter-layer dielectric is formed, and the second implantation is performed after the inter-layer dielectric is formed. 방법은 제 1 게이트 스택을 형성하는 단계를 포함하는 제 1 트랜지스터를 형성하는 단계, 제 1 게이트 스택의 측부 상에 제 1 소스/드레인 영역을 에피택셜방식으로 성장시키는 단계, 및 제 1 주입을 수행하여 제 1 소스/드레인 영역을 주입하는 단계를 포함한다. 방법은 제 2 게이트 스택을 형성하는 단계를 포함하는 제 2 트랜지스터를 형성하는 단계, 제 2 게이트 스택의 측벽 상에 제 2 게이트 스페이서를 형성하는 단계, 제 2 게이트 스택의 측부 상에 제 2 소스/드레인 영역을 에피택셜방식으로 성장시키는 단계, 및 제 2 주입을 수행하여 제 2 소스/드레인 영역을 주입하는 단계를 더 포함한다. 층간 유전체가 형성되어 제 1 소스/드레인 영역 및 제 2 소스/드레인 영역을 커버한다. 제 1 주입은 층간 유전체가 형성되기 전에 수행되고, 제 2 주입은 층간 유전체가 형성된 후에 수행된다.