탄소, 산소, 붕소 및 인 중 적어도 1종과 규소 및 질소를 함유하는 재료를 포함하는 집적 구조체

• Main Authors: LABORIANTE IAN, WANG FEI, HOPKINS JOHN D, ROBERTS MARTIN C, DORHOUT JUSTIN B, CARTER CHET E, MEYER RYAN, SHAMANNA VINAYAK, PAREKH KUNAL R, SHROTRI KUNAL, PARK MATTHEW
• Format: Patent
• Language: Korean
• Published: 27.11.2018
• Subjects: ELECTRICITY

일부 실시형태는 유전체 레벨과 교번하는 수직으로-적층된 전도성 레벨을 가진 집적 구조체를 포함한다. 전도성 레벨 위의 층은 탄소, 산소, 붕소 및 인 중 1종 이상과, 규소 및 질소를 포함한다. 일부 실시형태에서, 수직으로-적층된 전도성 레벨은 NAND 메모리 어레이 내의 워드선 레벨이다. 일부 실시형태는 유전체 레벨과 교번하는 수직으로-적층된 전도성 레벨을 가진 집적 구조체를 포함한다. 수직으로-적층된 NAND 메모리 셀은 메모리 어레이 구역 내에서 전도성 레벨을 따라 있다. 계단 구역은 메모리 어레이 구역에 가장 가깝다. 계단 구역은 전도성 레벨과 일-대-일 대응의 전기적 접촉부를 갖는다. 층은 메모리 어레이 구역 위와 계단 구역 위에 있다. 층은 탄소, 산소, 붕소 및 인 중 1종 이상과, 규소 및 질소를 포함한다. Some embodiments include an integrated structure having vertically-stacked conductive levels alternating with dielectric levels. A layer over the conductive levels includes silicon, nitrogen, and one or more of carbon, oxygen, boron and phosphorus. In some embodiments the vertically-stacked conductive levels are wordline levels within a NAND memory array. Some embodiments include an integrated structure having vertically-stacked conductive levels alternating with dielectric levels. Vertically-stacked NAND memory cells are along the conductive levels within a memory array region. A staircase region is proximate the memory array region. The staircase region has electrical contacts in one-to-one correspondence with the conductive levels. A layer is over the memory array region and over the staircase region. The layer includes silicon, nitrogen, and one or more of carbon, oxygen, boron and phosphorus.