APPARATUS INCLUDING INTEGRATED CONFIRMATION QUEUE CIRCUIT AND OPERATION METHOD THEREOF

• Main Authors: GHIYA ANKIT, BREKELBAUM EDWARD A
• Format: Patent
• Language: English; Korean
• Published: 21.11.2018
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

The present invention relates to an apparatus including integrated confirmation queue circuit and an operation method thereof. The apparatus according to an embodiment of the present invention comprises a cache pre-fetcher predicting data to be retrieved from a memory system. The cache pre-fetcher can comprise a pattern prediction circuit and confirmation queue circuit. The cache pre-fetcher can include a pattern predictor circuit configured to predict a series of memory addresses to be pre-patched from the memory system. The confirmation queue circuit maintains a windowed confirmation queue of the predicted memory addresses, compares a requested memory address with the predicted memory addresses, and displays that pre-fetch is successfully performed when the requested memory address is included in the predicted memory address. 본 발명에 일 특징에 따르면, 장치는 메모리 시스템으로부터 검색될 데이터를 예측하는 캐시 프리-페처(cache pre-fetcher)를 포함한다. 캐시 프리-페처(cache pre-fetcher)는 패턴 예측 회로 및 컨펌 대기열 회로를 포함할 수 있다. 그리고 상기 캐시 프리-페처는, 상기 메모리 시스템으로부터 프리-패치될 일련의 메모리 어드레스를 예측하도록 구성된 패턴 예측기 회로를 포함할 수 있다. 컨펌 대기열 회로는 예측된 메모리 어드레스들의 윈도우된 컨펌 대기열을 유지하고, 요청된 메모리 어드레스를 예측된 메모리 어드레스와 비교하고, 상기 요청된 메모리 어드레스가 상기 예측된 메모리 어드레스에 포함되면 성공적인 프리-패치가 발생했음을 표시한다.