세라믹 무-납 표면 장착 전자 디바이스에 대한 스트레스 감소 인터포저

• Main Authors: WONG TSE E, CHEN SHEA, CHOE HOYOUNG C
• Format: Patent
• Language: Korean
• Published: 08.08.2018
• Subjects: BASIC ELECTRIC ELEMENTS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS; PRINTED CIRCUITS; SEMICONDUCTOR DEVICES

스트레스 감소 인터포저는 각각 제1 전자 디바이스 및 제2 전자 디바이스의 제1 땜납 재료와 제2 땜납 재료 사이에 배치를 위해 제공된다. 스트레스 감소 인터포저는 중앙 부분 및 중앙 부분을 둘러싸는 주변부를 가지며 그리고 주변부에서 상부 영역 제한을 가진 제1 공동들 및 상부 영역 제한보다 더 높고, 중앙 부분에 있는 하부 영역 제한을 가진 제2 공동을 정의하도록 형성된 플레이트 엘리먼트 및 각각 제1 및 제2 땜납 재료들과 전기적으로 통신하도록 제2 공동 및 제1 공동들 내에 배치가능한 제3 및 제4 땜납 재료들을 포함한다. 제3 땜납 재료는 더 컴플라이언트하고 적어도 제2 및 제4 땜납 재료들보다 더 높은 용융 온도를 가진다. A stress reduction interposer is provided for disposition between first and second solder materials of first and second electronic devices, respectively. The stress reduction interposer includes a plate element having a central portion and a periphery surrounding the central portion and being formed to define first cavities having an upper area limit at the periphery and a second cavity having a lower area limit, which is higher than the upper area limit, at the central portion and third and fourth solder materials being disposable in the second cavity and in the first cavities, respectively, to be electrically communicative with the first and second solder materials. The third solder material is more compliant and has a higher melting temperature than at least the second and fourth solder materials.