소자 처리용 반도체-다이아몬드 웨이퍼의 장착 방법

반도체-다이아몬드-캐리어 기판 웨이퍼(55)가 개시된다. 본 발명에 의한 반도체-다이아몬드-캐리어 웨이퍼(55)는 다이아몬드 면 및 반도체 면을 갖는 반도체-다이아몬드 웨이퍼(40); 상기 반도체-다이아몬드 웨이퍼(40)의 다이아몬드 면에 배치되고 열팽창계수(CTE)가 다이아몬드보다 더 낮은 적어도 하나의 층을 포함하는 캐리어 기판(50); 및 상기 반도체-다이아몬드 웨이퍼(40)의 다이아몬드 면과 상기 캐리어 기판(50) 사이에 배치하여 상기 캐리어 기판(50)이 상기 반도체-다이아몬드 웨이퍼(40)에 결합하도록 하는 접착 층(4...

Full description

Saved in:
Bibliographic Details
Main Authors LOWE FRANK YANTIS, PEARSON MICHAEL IAN, FRANCIS DANIEL
Format Patent
LanguageKorean
Published 20.06.2018
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:반도체-다이아몬드-캐리어 기판 웨이퍼(55)가 개시된다. 본 발명에 의한 반도체-다이아몬드-캐리어 웨이퍼(55)는 다이아몬드 면 및 반도체 면을 갖는 반도체-다이아몬드 웨이퍼(40); 상기 반도체-다이아몬드 웨이퍼(40)의 다이아몬드 면에 배치되고 열팽창계수(CTE)가 다이아몬드보다 더 낮은 적어도 하나의 층을 포함하는 캐리어 기판(50); 및 상기 반도체-다이아몬드 웨이퍼(40)의 다이아몬드 면과 상기 캐리어 기판(50) 사이에 배치하여 상기 캐리어 기판(50)이 상기 반도체-다이아몬드 웨이퍼(40)에 결합하도록 하는 접착 층(48)을 포함한다. 상기 반도체-다이아몬드-캐리어 기판 웨이퍼(55)는 다음 특징을 갖는다: 40μm 이하의 총 두께 변화; 100 μm 이하의 웨이퍼 휨; 및 40 μm 이하의 웨이퍼 비틀림. The present invention discloses a semiconductor-on-diamond-on-carrier substrate wafer. The semiconductor-on-diamond-on-carrier wafer comprises: a semiconductor-on-diamond wafer having a diamond side and semiconductor side; a carrier substrate disposed on the diamond side of the semiconductor-on-diamond wafer and including at least one layer having a lower coefficient of thermal expansion (CTE) than diamond; and an adhesive layer disposed between the diamond side of the semiconductor-on-diamond wafer and the carrier substrate to bond the carrier substrate to the semiconductor-on-diamond wafer. The semiconductor-on-diamond-on-carrier substrate wafer has the following characteristics: a total thickness variation of no more than 40 μm; a wafer bow of no more than 100 μm; and a wafer warp of no more than 40 μm.
Bibliography:Application Number: KR20187013864