메모리 제어기와 메모리 사이의 리프레시 타이머 동기화

메모리 제어기는, DRAM이 리프레시 사이클들을 셀프-트리거하는 셀프-리프레시 동작 모드로 전이하기 전에 가장-최근 메모리-제어기-트리거된 리프레시 사이클이 발생했을때의 표시를 DRAM에 통신하도록 구성된다. A memory controller is configured to communicate to a DRAM an indication of when a most-recent memory-controller-triggered refresh cycle occurred prior to a transition to a self-refre...

Full description

Saved in:
Bibliographic Details
Main Authors JOSE EDWIN, DROP MICHAEL
Format Patent
LanguageKorean
Published 11.06.2018
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
INFORMATION STORAGE
PHYSICS
STATIC STORES
Online AccessGet full text

Cover

More Information
Summary:메모리 제어기는, DRAM이 리프레시 사이클들을 셀프-트리거하는 셀프-리프레시 동작 모드로 전이하기 전에 가장-최근 메모리-제어기-트리거된 리프레시 사이클이 발생했을때의 표시를 DRAM에 통신하도록 구성된다. A memory controller is configured to communicate to a DRAM an indication of when a most-recent memory-controller-triggered refresh cycle occurred prior to a transition to a self-refresh mode of operation in which the DRAM self-triggers its refresh cycles.
Bibliography:Application Number: KR20187012415