Integrated circuit device including different kind of memory devices and method of manufacturing the same

• Main Authors: HWANG, YOO SANG, SUH, KI SEOK, KOH, GWAN HYEOB, HONG, HYEONG SUN, LEE, JAE KYU, KIM, SUNG WOO
• Format: Patent
• Language: English; Korean
• Published: 11.06.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention provides an integrated circuit device having a structure capable of creating various functions of devices for fusing and conversing of an IT technique, intelligence, networking, and a miniaturization demand of devices without a packaging technique. The integrated circuit device includes: a substrate forming a single chip; and multiple memory cells having different structures and installed in separate areas on the substrate. To manufacture the integrated circuit device, multiple first word lines and multiple second word lines are formed. The multiple first word lines are installed in the substrate in a first area of the substrate, and the multiple second word lines are arranged on the substrate or in the substrate in a second area of the substrate. Multiple capacities are formed on the multiple first word lines in the first area, and multiple source lines are formed on the multiple second word lines in the second area. An insulation film covering multiple capacitors and multiple source lines is formed in the first area and the second area. A variable resistance structure is formed at a position separated by a first vertical distance from the upper surface of the substrate in the second area. 집적회로 소자는 싱글 칩을 구성하는 하나의 기판과, 기판 상의 서로 이격된 영역에 배치되고 서로 다른 구조를 가지는 복수의 메모리 셀을 포함한다. 집적회로 소자를 제조하기 위하여, 기판 중 제1 영역에서 기판 내에 배치되는 복수의 제1 워드 라인과, 기판 중 제2 영역에서 기판 내에 또는 기판 상에 배치되는 복수의 제2 워드 라인을 형성한다. 제1 영역에서 복수의 제1 워드 라인 상에 복수의 커패시터를 형성한다. 제2 영역에서 복수의 제2 워드 라인 위에 복수의 소스 라인을 형성한다. 제1 영역 및 제2 영역에서 복수의 커패시터 및 복수의 소스 라인을 덮는 절연막을 형성한다. 제2 영역에서 기판의 상면으로부터 제1 수직 거리만큼 이격된 위치에 가변 저항 구조체를 형성한다.