IC METHODS AND APPARATUS FOR FABRICATING IC CHIPS WITH TILTED PATTERNING

The present disclosure describes a method and apparatus for fabricating an integrated circuit (IC) die with tilted patterning. In some aspects, a mandrel is fabricated on a material stack and a part of the material layer is shielded from an energy field that is emitted at an incident angle to the ma...

Full description

Saved in:
Bibliographic Details
Main Authors LEE WINSTON, CHANG RUNZI
Format Patent
LanguageEnglish
Korean
Published 30.05.2018
Subjects
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online AccessGet full text

Cover

More Information
Summary:The present disclosure describes a method and apparatus for fabricating an integrated circuit (IC) die with tilted patterning. In some aspects, a mandrel is fabricated on a material stack and a part of the material layer is shielded from an energy field that is emitted at an incident angle to the mandrel. The shielded part of the material layer may be used to mask a lower film to produce a film pattern on the substrate of the IC die. The method and apparatus may fabricate an IC die with features smaller in size than those provided by a conventional lithography process. 본 개시는 틸트된 패터닝을 갖는 집적 회로(IC) 다이를 제조하기 위한 방법 및 장치를 서술한다. 일부 양상들에서, 맨드렐은 재료 스택 상에 제조되고 그리고 맨드렐에 대한 입사각에서 방사되는 에너지 필드로부터 재료 층의 일부분들을 폐색한다. 재료 층의 폐색된 부분은 IC 다이의 기판 상에 필름 패턴을 생성하기 위해 하부의 필름을 마스크하는데 사용될 수 있다. 이러한 방법 및 장치는 종래의 리소그래피 공정에 의해 제공되는 것보다 사이즈가 더 작은 피처들을 구비한 IC 다이의 제조를 가능하게 할 수 있다.
Bibliography:Application Number: KR20170155702