A semiconductor device and method of manufacturing the semiconductor device

• Main Authors: YOU, WOO KYUNG, KIM, BYUNG HEE, JANG, SANG SHIN, NGUYEN VIET HA, BAEK, JONG MIN, HAN, KYU HEE
• Format: Patent
• Language: English; Korean
• Published: 16.05.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A semiconductor device comprises first and second interlayer insulating films on the first and second regions of a substrate, respectively. First wiring structures are disposed on the first interlayer insulating film so as to be spaced apart from each other. Second wiring structures are provided in a trench included in the second interlayer insulating film. An insulating capping structure is selectively deposited only on the surface of the first interlayer insulating film between the first wiring structures and the side wall and the upper surface of the first wiring structure and includes an insulating material. A third interlayer insulating film includes an air gap between the first wiring structures, on the first and second wiring structures. The semiconductor device can have reduced parasitic capacitance and high reliability. It is possible to provide a wiring structure with high reliability. 반도체 소자는, 제1 및 제2 영역의 기판 상에 각각 제1 및 제2 층간 절연막들이 구비된다. 상기 제1 층간 절연막 상에 서로 이격되게 배치되는 제1 배선 구조물들이 구비된다. 상기 제2 층간 절연막에 포함되는 트렌치 내부에 제2 배선 구조물들이 구비된다. 상기 제1 배선 구조물 사이의 상기 제1 층간 절연막의 표면 및 상기 제1 배선 구조물의 측벽 및 상부면 상에만 선택적으로 증착되고, 절연 물질을 포함하는 절연 캡핑 구조물이 구비된다. 상기 제1 및 제2 배선 구조물들 상에, 상기 제1 배선 구조물들 사이에 에어 갭을 포함하는 제3 층간 절연막이 포함된다. 상기 반도체 소자는 기생 커패시턴스가 감소되고 높은 신뢰성을 가질 수 있다.